PFTL201C 10KN 3BSE007913R0010 引脚上生成特殊的通信信号

1. 最近的一个项目涉及为声纳****开发控制器。与上一个项目一样，变送器中涉及的逻辑量只占项目的一小部分。尽管如此，无论大小，它确实需要配置。连接到串行端口的小型 ZipCPU程序为客户提供了一种控制****的方法，可以打开和关闭****，也可以控制****产生的波形：频率、脉冲持续时间、脉冲重复率、线性调频、伪随机噪声模式等

2. 视频

   第一次了解 HDMI 视频时，我努力使用我的 FPGA 上的 IDELAYE2 功能来获得正确的时序以锁定 HDMI 时钟。（事后看来，我不明白 IDELAYE2 元素是如何工作的，并且可以大大简化这个问题......）虽然我无法自动锁定，但我可以判断是否锁定了东西。我的解决方案是使用ZipCPU测量 接收到的HDMI信号质量是否足够好，然后调整subsample delay时序，直到达到。

   另外，在同一个项目中，我不得不应对 EDID 显示数据的挑战。该项目 涉及通过 HDMI 信号。因此， 需要读取下游的EDID信息并向上游转发。软件有机会在中间进行调整。然而，最后，ZipCPU 只是将 EDID 信息从下游监视器复制到上游 RPi 源，一切正常。

3. 一位潜在客户问我 将 图形信息（例如文本和/或菜单）叠加到视频流上的可行性。FPGA 会从相机中采样数据，应用一些特殊的处理算法来清理图像，然后将结果转发到下游。它只需要在某处进行用户控制和反馈的能力。同样，这里的大部分处理将在 FPGA 逻辑中进行。事实上，完全没有 CPU 就可以在 FPGA 逻辑中完成所有处理。问题是……该技术仍在开发中。在开发过程中，能够重新配置事物是有意义的。因此，存在 CPU 能够读取 直方图数据，对其进行操作，调整缩放常数，并且通常根据需要重新排列配置。

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。